摘要：集成电路设计与测试是当今计算机技术研究的主要问题之一。集成电路测试技术是生产高性能集成电路和提高集成电路成品率的关键。基于固定型故障模型的测试方法已不能满足高性能集成电路，尤其是对CMOS电路的测试要求。CMOS电路的瞬态电流(IDDT)测试方法自80年代提出以来,已被工业界采用，作为高可靠芯片的测试手段。
关键词：CMOS电路；瞬态电流；测试
中图分类号：TN4文献标识码：A文章编号：1009-3044(2008)23-1063-02
On Method of Testing the Transient Current of a CMOS Circuit
SHAO Tao
(Lenovo Group Limited,Beijing 100085, China)
Abstract: IC design and test is one of the major research areas in computer technology today. Testing based on stuck at fault model is insufficient for high performance ICs, especially for CMOS circuits. Using IDDQ testing can reduce the cost of testing and enhance the reliability of the chip remarkably. However, some defects, such as some stuck-open defects in CMOS ICs still cannot be detected by IDDQ testing or by logic testing, and at the same time it faced some challenges of increasing leak electric current in deep submicro technology. Due to these limitations, in order to improve the fault coverage of the testing to meet the demands of people, the dynamic current (IDDT) testing was proposed to detect some faults that cannot be detected by other testing methods.
Key words: COMS Circuit; transient current; Test
1 引言
集成电路是一块微小的硅片，它包含有几百万个电子元件。术语IC隐含的含义是将多个单独的集成电路集成到一个电路中，产生一个十分紧凑的器件。通常认为集成电路就是芯片，而为计算机应用设计的IC则称为计算机芯片。CMOS (Complementary Metal-Oxide-Semiconductor)，它指的是一种特殊类型的电子集成电路(IC)[1]。
集成电路技术的高速发展使得一个计算机系统可以集成在一个芯片中。有人说，这类芯片应该用“集成系统”这一名词来代替“集成电路”。研究计算机体系结构的一个重要课题变成怎样用好集成在一个芯片内的几百万上千万晶体管。集成电路和软件成为当今计算机技术的两大主题。特别是早在80年代初期提出的稳态电流测试(IDDtesting)就已逐渐成为了工业界接受的测试方法。稳态电流测试可以大幅度降低测试成本，提高芯片的可靠性。集成电路设计与测试自然成为计算机科学技术工作者关心的重要方向[2]。
但是CMOS电路中的某些故障，例如开路故障，仍然无法用稳态电流测试或逻辑测试的方法检测出来，而且其还面临着深亚微米技术中漏电流日益剧增的严峻挑战。正是由于这些方面的局限性，人们提出了瞬态电流测试方法(IDDT testnig)，以便发现一些其他测试方法所不能发现的故障，进而从总体上进一步提高测试的故障覆盖率，满足人们对高性能集成电路的需要。
而所谓CMOS数字集成电路的瞬态电流是指当电路处于过渡过程期间时，由于电路中PMOS管和NMOS管同时导通以及电路中等效电容的充放电，使得电流变化剧烈而且复杂，人们称之为瞬态电流。目前，瞬态电流测试一般采用的方法包括：数字信号处理技术和对瞬态电流平均值的分析。
2 当前集成电路常用测试方法
1959年，Elderd[3]提出了世界上首篇关于组合电路的测试报告，并将此方法用于第一代的电子管计算机Datamatci-1000的诊断中，从此揭开了数字系统测试的序幕。经过研究人员近半个世纪的不懈努力，逐渐形成了一系列的测试方法，并且广泛的应用在工业领域。这些测试方法主要包括：电压测试方法和稳态电流测试方法。进入本世纪以来，为了适应电子电路高速化，大规模化发展的需求，研究人员又提出了新的测试方法。其中最具代表性的是瞬态电流测试方法和全速电流测试方法。
2.1 电压测试方法
电压测试技术主要是指通过观察无故障电路和故障电路的原始输出信号来检测故障。它主要是针对固定型故障的，通过改进电压测试方法也可以用于检测时滞故障。
通常，被测电路CUT(Circuit Under test)具有n个原始输入和m个原始输出（如图1），设该电路正常时输出为F(X)，存在某故障a时输出为Fa(X)，则可以检测故障a的条件是：
即存在输入X，使得故障电路的输出信号和无故障电路的输出信号不同。目前，电压测试生成和故障模拟技术均已十分成熟。电压测试在开关级和门级的研究已比较完善，并在工业界得到广泛的应用。通过广大科研人员对电压测试方法的不断改进[4]，该方法已经可以检测多种故障类型，成为检测开关级和门级故障应用最广的测试方法。
2.2 电流测试方法
提出电流测试技术的目的不是要取代传统的逻辑值测试方法，而是为了弥补电压测试的不足，作为电压测试方法的补充，进一步提高故障覆盖率，保证集成电路产品的高可靠性。
IDDQ测试可以检测很多类型的故障，比如某些晶体管开路故障、晶体管短路故障、晶体管栅氧化层短接故障、互连桥接故障以及CMOS制造工艺中限制成品率的许多缺陷等等。这些故障都是传统的电压测试难以检测出来的故障。因此，IDDQ方法作为逻辑测试方法的补充，可以有效的提高故障覆盖率、产品可靠性以及降低产品成本，成为一种工业界广泛使用的测试技术。CMOS电路静态电流非常小，在25℃温度下的典型值为1~500nA.一个CMOS门的长时间平均功耗用下式表示：
为了要检测CMOS电路中的某一个故障，IDDQ测试向量必须在该故障条件下制造一条或多条由VDD到Vss的低电阻通路。这就是IDDQ测试产生.这相当于传统的测试产生中故障的激活和控制。但是，和传统测试产生不一样的是：IDDQ测试产生不需要把故障效应传播到原始输出端。因为，IDDQ的观测并不在原始输出端。有3种类型的IDDQ测试集。第1种是用传统的电压测试的测试集，对每一个逻辑测试，都测IDDQ。由于IDDQ测试比较慢，这种办法不可取。第2种是选少于1%的逻辑测试，加测IDDQ。最近国内开发的QUIETEST系统[5]选择测试向量，使得IDDQ测试能检测每个晶体管栅、漏、源和体之间的所有6种桥接故障。目前工业界都采用选择方式，对4万门的时序电路，可以做到既经济又有效。
2.3 瞬态电流测试方法
该方法于上世纪90年代中期提出，并且通过实验验证了这种方法在理论上是可行的。瞬态电流是指当电路在输入发生变化时，电路内部各点随之变化，在各点状态稳定下来之前，由于电路中PMOS管和NMOS管可能在瞬间同时导通以及电路中电容的充放电，电源到地之间产生剧烈而复杂变化的电源电流。其测试原理与稳态电流类似，主要通过故障状态下的瞬态电流与正常状态下的瞬态电流的差别来检测故障。但是由于瞬态电流测试方法所观测的对象与传统的测试方法(电压、稳态电流等)不同，所以使用这种方法可能检测到某些用传统方法不可检测的故障。
3 基于CMOS电路的瞬态电流测试
CMOS电路中晶体管的开路故障(stuck-open fault)不易用电压测试或稳态电流测试进行检测，而瞬态电流测试则可以比较容易地把它们检测出来。
有研究认为应用遗传算法对CMOS电路中的开路故障进行测试生成，但应用此法时间开销非常大。虽有人对该算法进行了进化，并对电路中的每一个故障都做了一次测试生成，但事实上电路中有很多故障相互之间存在某种关系，因此该法时间效率比依然较低。
3.1 测试生成标准
由于逻辑门的实际时间延迟具有不确定性，可能导致使用固定时间延迟的测试生成方法所生成的测试向量失效，即在实际测试应用中，这些测试向量可能无法激活故障，或者不能使无故障电路与故障电路之间产生预想的足够大的电流差。所以测试生成应该遵循以下原则：
1）用稳定跳变激活故障，并使故障门的旁路为非控制值；
2）测试向量应遵循规避风险原则；
3）测试向量要使测度值尽可能的大。
3.2 故障激活
如果要检测CMOS管的开路故障，除了在与故障晶体管相连的输入上有一个跳变外，其它输入也可能存在跳变。当与故障晶体管相连的输入端上的跳变，出现在其他输入端发生跳变之前，则我们希望测试的那个故障将不能被激活。现在我们以两输入与非门为例进行说明，假设与非门有N2开路故障。在某一特定门延时条件下，如果激活故障的波形如图2所示，根据表1中的规定，该波形可以激活故障。
3 结束语
由于瞬态电流测试的研究目前还处在初始阶段，还没有一个比较好的测试生成算法。目前，瞬态电流测试产生采用的算法主要有：随机产生一局部搜索算法、遗传算法、利用电路信息的启发式搜索算法。以上的算法各有其优缺点，随机产生一局部搜索算法考
虑门延时的影响且实现简单，但故障覆盖率不高；遗传算法故障覆盖率较高并考虑了门延时的作用，但时间开销较大；利用电路信息的启发式搜索算法在保持一定故障覆盖率的基础上时间效率较好，但没有考虑门延时的影响。本文在静态下对开路故障进行瞬态电流测试生成，然后在考虑延时变化的情况下对开路故障进行故障模拟。
参考文献：
[1] Levi M.CMOS is most testable[C].In: IEEE 1981 Int"l Test Conf.Philadelphia,PA,1981:217-220.
[2] 冯建华,孙义和.CMOS电路IDDQ测试方法研究与进展[C].2000年全国测试学术会议论文集,2000:114-118.
[3] 杨士元.数字系统的故障诊断与可靠性设计[M].2版.北京：清华大学出版社,2000.
[4] 闪应骅.CMOS电路电流测试综述[J].计算机研究与发展,1999,3(6):129-133.
[5] Su S T,Makki R Z,Nagle T.Transient power supply current monitoring-A new test method for CMOS VLSI circuits[J].Journal of Electronic Testing: Theory and Applications,1995,6(1):23-44.